TTL-logiikkapiirin esittely sekä käyttökohteet


TTL-logiikkapiiri (transistor-transistor-logic) (kuva 1.) on bibolaaritransistoreista (BJT) sekä vastuksista rakennettu digitaalinen piiri. TTL-logiikkaperhe on ensimmäinen laajimmin levinnyt integroitunut piirisovellus (IC), jota käytetään kulutuselektroniikassa, tietokoneissa, instrumentaatiossa sekä muun muassa syntetisaattoreissa. TTL-logiikkapiirin nimi johtuu siitä, että komponentti toimii sekä loogisena porttina (esim. AND) sekä vahvistimena. TTL on yleislogiikkaperhe, joka sisältää valikoiman porteista aina mutkikkaisiin piireihin. Toiminnaltaan TTL-piiri on kohtuullisen nopea ja standartoituja siruja on suuri määrä erilaisia, mutta teknologia ei enää nykypäivänä ole käytössä juurikaan uusissa elektronissa piireissä. [1] [2]

P2040300.JPG
Kuva 1. TTL-logiikkapiiri

TTL-alasarjat


TTL-logiikkaperhe sisältää yhdeksän kappaletta toisistaan eroavia alasarjoja:
  • 74xx tavallinen TTL (standard), tyypillinen porttikohtainen etenemisviive noin 10 ns ja tehohäviö 10 mW
  • 74Lxx matalatehoinen TTL (low-power), 33 ns kytkentänopeus ja 1 mW tehohäviö
  • 74Hxx nopeatahtinen TTL (high-speed), nopeampi kytkentänopeus kuin tavallisella TTL:llä ja tehonhäviö 22 mW
  • 74Sxx schottky TTL, kytkentänopeus 3 ns ja tehohäviö 19 mW
  • 74LSxx matalatehoinen schottky TTL, kytkentänopeus 9.5 ns ja tehohäviö 2 mW (yleisin TTL)
  • 74Asxx kehittynyt-schottky TTL (advanced-schottky)
  • 74Fxx nopea TTL (fast)

Bibolaaritransistori


Aktiivisena kytkinelementtinä TTL-logiikkapiireissä on npn-bibolaaritransistori (BJT). Käyttöjännite TTL-logiikkapiireissä on 5 volttia. Kantajännitteen ollessa noin 0.7 volttia positiivisempi verrattuna emitterijännitteeseen transistori on kytkettynä on-tilassa. Tällöin on saavutetaan riittävä kantavirta ja transistorin sanotaan olevan ns. saturaatiossa, joka tarkoittaa, että transistori voidaan kuvitella suljettuna kytkimenä kollektori ja emitteri terminaalien välillä. Kantajännitteen ollessa biasoimaton transistori siirtyy off-tilaan, jolloin kantajännite on alle emittorijännitteen. Tällöin transistori voidaan kuvitella avoinna olevaksi kytkimeksi kollektrori ja emitteri terminaalien välillä. [3]

Logiikkapiirin toiminta


Kuvassa 2. on esitetty standardin TTL-invertterin sähköinen piirikaavio. Piiri koostuu neljästä transistorista Q1, Q2, Q3 ja Q4 sekä neljästä vastuksesta R1, R2, R3 ja R4. Lisäksi sisääntuloon sijoitettu diodi estää negatiivisia sisäänmenojännittepiikkejä vahingoittamasta transistoria Q1. Sisäänmeno on kytketty Q1 transistorin emitterille. Q1 kollektrori jännite kontrolloi transistoria Q2. Transistori Q2 puolestaan kontrolloi vuoroin transistoria Q3 ja Q4. Transistori Q4 toimii ns. nostavana transistorina (pull-up) nostaen ulostulon ylemmäs lähtötasostaan kun se on kytketty on-tilaan. Q3 on vastakohta Q4:lle, koska se aiheuttaa on-tilassa ulostulon pienenemisen. Vain toinen transistoreista Q3 ja Q4 voi toimia kerrallaan, tästä syystä transistoria Q2 kutsutaan vaihejakajaksi (phase-splitter).

ttl2.jpg
Kuva 2. Invertoiva TTL-logiikkapiiri

Lisättäessä looginen "1" (high-logic) signaali sisäänmenoon transistori Q1 emitterille, Q1 kanta-emitteri liitos vastabiasoituu ja kanta-kollektoriliitos myötäbiasoituu. Täten transistorin Q1 kollektrorivirta vastuksen R1 kautta kohdistuu transistorin Q2 kannalle saturoiden Q2:n. Kantavirta siirtää myös Q3-transistorin on-tilaan. Q2-transistorin kollektori jännite on kuitenkin liian matala kytkeäkseen transistorin Q4 johtavaan tilaan. Transistorien Q3 ja Q4 välillä oleva diodi tarjoaa jännitepudotuksen varmistaen, että Q4 on off-tilassa kun Q2 on johtavassa on-tilassa. Saturoitunut transistori Q3 tuo ulostulon lähelle maapotentiaalia, jolloin tuloksena korkeasta sisäänmenosta on alhainen ulostulosignaali. Invertoivan TTL-piirin looginen toiminta on esitetty taulukossa 1.

Taulukko 1. Invertoivan TTL-piirin toiminta
sisäänmeno
Q2-tila
Q3-tila
Q4-tila
ulostulo
1 (high)
on
on
off
0 (low)
0 (low)
off
off
on
1 (high)

Kun looginen "0" (low-logic) signaali lisätään sisäänmenoon, transistorin Q1 kanta-emittoriliitos myötäbiasoituu ja kanta-kollektoriliitos vastabiasoituu. Piiri kuitenkin pakottaa transistorin Q1 on-tilaan, jolloin kollektroriterminaali oikosulkeutuu emitteriin ja täten maahan (low-level). Tämä matalatasoinen jännite kohdistuu transistorin Q2 kannalle ja Q2 siirtyy off-tilaan. Riittämätön virta Q3-transistorin kannalla siirtää myös Q3:n off-tilaan. Transistorin Q2 kollektori jännite siirtää transistorin Q4 on-tilaan. Saturoitunut Q4 transistori tarjoaa matalaresistanssisen polun Vcc:ltä (5V) ulostuloon, jolloin tuloksena on korkeatasoinen ulostulosignaali invertoituna loogisesta nollasta.


LÄHTEET
  1. ^ http://en.wikipedia.org/wiki/Transistor%E2%80%93transistor_logic
  2. ^ users.metropolia.fi/~raute/digmats2009/Luennot/Luku07.ppt
  3. ^ http://www.electricalengineeringnetbase.com/books/6492/7340/C001.pdf#xml=http/www.electricalengineeringnetbase.com/ejournals/search/searchquery